(54) SEMICONDUCTOR MEMORY DEVICE

(11) 63-166260 (A) (43) 9.7.1988 (19) JP

(21) Appl. No. 61-314113 (22) 27.12.1986


(71) MITSUBISHI ELECTRIC CORP (72) KIYOTO WATABE

(51) Int. Cl<sup>4</sup>. H01L27/10

PURPOSE: To make the soft error resistance high by inserting resistors and transistors connected in parallel between the drain and the gate where the flip flops included in a memory cell are cross-connected, and simultaneously

connecting the respective gates of the transistors to a word line.

CONSTITUTION: In the store state, a word line W is set to a "L"-level and transistors Q<sub>1</sub>, Q<sub>2</sub> are in an OFF state, so common node points a, c are equivalently connected by a resistor R<sub>1</sub>, and common node points b, d are equivalently connected by a resistor R2. In the read state, the word line W is set to a "H"level, so the transistors Q2, Qa come into an ON state. For this, the respective resistance values between the common node points a, c and between the common node points b, d remarkably decrease. In the write state, since the word line W is set to the "H"-level, the resistances of the transistors Q<sub>7</sub>, Q<sub>8</sub> have remarkably decreased. With this, a device having a high soft error resistance but having a fast transient response at the writing time can be obtained.



⑩日本国特許庁、JP)

⑩特許出願公開

⑩公開特許公報(A)

昭63-166260

@Int\_Cl.4 H 01 L 27/10 識別記号 381

厅内整理番号

母公開 昭和63年(1988)7月9日

8624-5F

審査請求 未請求 発明の数 1 (全6頁)

半導体記憶裝置 会発明の名称

> 顧 昭61-314113 @特

頤 昭61(1986)12月27日 の出

設 代 登 の発 明 渡 部 者

兵庫県伊丹市瑞原4丁目1番地 三菱電袋株式会社エル・

エス・アイ研究所内

三菱電機株式会社 鶏 人 出出

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 増進 外2名 部代 理

1. 発明の名称

半点体记位设置

2. 行許請求の范囲

(1) 複数のメモリセルを列方向および行方向に それぞれ配列して構成され、

前記告ノモリセルは、少なくとも、第1および 第2のトランスファ・トランジスタ、羽ろおよび ボモのドライバ・トランジスタ、第5および来6 のロード・トランジスタを含み、

前記第1および第2のトランスファ・トランジ スタの各ドレインは、前記ろとモリセルを列方向 に貫通するピット練対に、それぞれ個別に接続さ

前足事1および第2のトランスファ・トランジ スタのきゲートは、前記各メモリセルを行方回に 貫通するフード頃に共通に接続され、

前記集1のトランスファ・トランジスプカソー

共通節点で、前記部でのトランスファ・トランジ スタのソース。頂ものドライバ・トランジスタの ドレイン、引ものロード・トランジスタのドレイ ンは第2の共通節点で、それぞれ接続され、

角記示ものドライバ・トランジスタおよび前足 蒸6のロード・トランジスタの各ゲートは第3の 共雄訂点で、南記第3のドライバ・ドランジスタ および前記茶5のロード・トランジスタの各ゲー トは羽4の共通節点で、それぞれ接続され、

前記第18よび第1の共通距点間は、並列接続 された恋しの抵抗に罪しのトランジスタとを介し て、利見事でおよび罪しの共通部点間は、並列接 はされた第2の低抗と第8のトランジスクとを介 して、それぞれ接続され、

**前記形でおよび吊さのトランジスタの各ゲート** に、ワード頃に接続されていることを特位とする 不可体品信息证。

1. 克明の詳細な技術

BEST AVAILABLE COPY

# 特開昭G3-166260(2)

トエラー引張の高いメモリセルを加えたスタティック型の半導体記憶温温に関する。

#### (従来の技術)

3.3 図は、このような従来の半導体記憶設置の ノモリセルの構成を示した回路図である。

トランスファ・トランジスタQ.のドレインは

ピットはBに接収され、トランスファ・トランジスクロ。のドレインは相隔的ピットは可に接収されている。また、トランスファ・トランジスタロ。。 ロ。のさゲートは、ワードはWに共通に接収されている。

トランスファ・トランジスタQ,のソース、ドライバ・トランジスタQ,のドレイン、ロード・トランジスタQ,のドレインは共通額点1で接続されている。一方、トランスファ・トランジスタQ。のソース、ドライバ・トランジスタQ。のドレインは共通節点 b で接続されている。

ドライバ・トランジスタQ。およびロード・トランジスクQ。の各ゲートは共通語点でで接続されている。一方、ドライバ・トランジスタQ。およびロード・トランジスタQ。の各ゲートは共通部点はで接続されている。

また、ロード・トランジスタQ。. Q。の各ソースは電波ラインVccに接続され、ドライバ・トランジスタQ。. Q。の各ソースはグランドVti

に接続されている。

そして、上述した共通節点 a. c間は低流R, を介して接続され、共通節点 b. d間は低流R。 を介して接続されている。

次に、上述した構成のメモリセルを構えた事意 体記位复議の動作を説明する。

ノモリセルの状態として、(1)ストア、(4) 次み出し、(4) 書き込みの三つの状態がある。

(1) ストア状態において、ワード観Wは「し」 レヘルに設定され、トランスファ・トランジスタ Q. . Q. はOFF状態になっている。したがっ て、ノモリセルの動作は、ドライバ・トランジス フコ、とロード・トランジスクQ。とからなる事 i (ンパークと、ドライバ・トランジスクQ。と ロード・トランジスタQ。とからなる事 2 インパータと、は明することができる。

第1回は、共通計点4年入力、共通部点3年出 うとする第1インパータの伝達曲端々と、共通節 点cを入力、共通部点5年出力とする異なインパ 伝達曲は a と伝達曲は B との交点 A . B が安定点 である。動作点が A にあればデータ「1」ストア に対応し、一方、動作点が B にあればデータ「 G 」 ストアに対応する。

(1) 次に、データの扱み出し動作を見明する。
今、仮にデーク「0」にストアされているとす
る、扱いはい時には、フードはWは「H」レベル
に設定され、トランスファ・トランジスタ Q。
はON状態になっている。このとさ、ピート
はBに設けられた負荷トランジスク Q。が、トランスファ・トランジスタ Q。が、トランパータに決いされるので、その伝送血球ではなっている。同様に、低速血球をは、悪く囚に受ける。のようにシフトする。四季にはははいいている。同様に、ドランジスタ Q。がは重いにいいてみれば、データ で 0」を入りませないで
に、ドライバ・トランジスタ Q。がは重いにいても、共通済点。のではは、当切(伝達車はか)の
に、ドライバ・トランジスタ Q。がは重いにいても、共通済点。のではは、当切(伝達車はか)の

レベルになっている共通五点ものレベルも若干派(

(生) 次に、データのごき込み動作を説明する。 例えば、初期状態として、共通節点はが「日」 レベルに、共通超点bが「L」レベルになってい るとする。このデータを反転させるには、トラン スファ・トランジスタQ。、Q。EON状態にし、 びき込みとライバ (図示せず) を用いて、ピット 設日を強弱的に「L」レベルに、相補的ピット級 日を独耕的に「H」レベルにする。そうすると、 共通節点aの電位は、「H」レベルから、トラン スファ・トランジスタQ, とロード・トランジス クロ、とのオン抵抗比で決まる「し」レベルに反 妊する。一方、レベル変化した共通節点をの電位 は、抵抗R。と、ドライパ・トランジスタQ。お よびロード・トランジスタQ。の各ゲート容量と の似で定まる時定数に応じて第2インパータ例に 伝送される。これにより、ドライバ・トランジス タQ。がOFF状態に、ロード・トランジスタQ。 がON状盤に、それぞれ変化して、共通菌点もの

一方、ON状態になっているトランジスタQ。
(Q。) は、前述した共通節点 b (a) の電位が 低下(上昇) するのを陶制しようとする。しかし、 共通節点 a (c) に伝達された電位低下(上昇) ばが大きい場合、回ち、上述した確定数が小さい 場合、フリップフロップが反転し、ソフトエラー を生じる。

語 5 図は、ソフトエラーによるフリップフロップの反転現象を示した以所図である。 同図(4) は、低抗R。(R、)と、トランジスタQ。、Q、(Q、、Q、)の各ゲート容量との語で定まる時定数が小さいために、共通語点は(c)に伝達された電位低下(上昇)はがトランジスタQ。(Q、)の抑制作用よりも大きくなり、その結果、フリップフロップが反転した状態を示している。一方、同図(4)は、可記り定数が大きいために、トランジスタQ。(Q、)の抑制作用がまさり、フリップフロップが反転しなかった状態を示している。

そこで、従来の半さ体記憶質変は、抵抗R。

特開昭63-166260(3)

電はが「L」レベルから「H」レベルに上昇する。 このようにしてフリップフロップの反転書き込み が終了する。

次に、上述したメモリセルに発生するソフトエ ラーについて以明する。

ソフトエラーは、上述した各トランジスタQ。. Q。. Q。のうち、OFF状態のトランジスクのドレインで起こりやすい。例えば、共通節点。の理位が「L」レベルで、共通節点。の理位が「L」レベルで、共通節点。の理位が「L」レベルで、共通節点。のでは、サーカーはトランジスタQ。. Q。に発生しやすい。今、仮にα線あるいは他の何電な子がQ。(Q。. 大量の電子のは、電子・正孔が分離され、共通節点をして、このときの共通節点を(a)の電位・は、抵抗R。(R。)と、トランスタQ。. Q。(Q。. Q。)の各ゲート容量との優で定する。特定なじて、共通節点4(c)に伝達される。

位変勢を抑えて、ソフトエラー耐盛を高くしてい ェ

(免明が解決しようとする問題点)

しかしながら、従来の半導体記憶整置は、ソフトエラー耐量を高めるために、メモリセルに含まれるフリップフロップの交換接されたドレインとゲート間に抵抗R...R..を挿入しているが、その抵抗値が高くなると、抵抗R...(R..)と、トランジスタロ...Q..(Q...Q..)のをゲート容量との損で定まる特定数が大きくなり、そのために書き込み時の過度応答性が遅くなるという問題点がある。

この免別は、このような問題点を解決するためになされたものであって、ソフトエラー 耐量が高く、しかも、含ま込み時の過度応答性の違い半速 は足也装置を提供することを目的としている。 (問題点を解決するための手段)

この急明に係る半ば体記信袋選は、メモリセル に含まれるフリップフロップの交互接続されたド 2)の抵抗と語1(漢8)のトランジスタとを挿 人するとともに、前足器1および薬8のトランジスクの含ゲートをフードほに接続している。

#### (作用)

この見明においては、ストア状態では孫子および亦8のトランジスタはOFF状態になっており、 例記交及接続されたドレインとゲート間は、第1 および亦2の抵抗で接続されるから、ソフトエラーが量は高くなる。一方、ちき込み時は、添子およびネ8のトランジスタがON状態になり、前足交及接続されたドレインとゲート間は低低抗になるので、過度応答性が遠くなる。

#### (定路明)

以下、この発明の実施例を図に基づいて以明する。

## 亚 1 実施別

近し回は、この発明の一実施別に係る半界体記 位装置のメモリセルの構成を示した回数図である。 同団において、第3回に示した健康別と同一符 号は、同一部分を示しているから、ここでの説明

れて、ソフトエラー舒度が高くなる。

(1) 読み出し状態において、フード編Wは「H」レベルに設定されるから、トランジスク Q。、
Q。はON状態になる。そのため、共通節点 b。
d 間かよび共通節点 b。 d 間の各域抗値は著しく
低下する。しかし、読み出し動作では、共通節点
a。 bの電位が、ピット練対 B。 国に伝えられる
だけであるから、共通節点 a。 c 間および共通節点 b。 d 間の抵抗値の減少が、読み出し動作に与える形容はほとんどない。

(目) 書き込み状態では、何起読み出し状態と同様に、ワードはWが「H」レベルに設定されるから、トランジスクロ、、Q。の抵抗は著しく低下している。例えば、初期状態として、共通語点ュが「H」レベルに、共通語点なが「L」レベルになっているとする。このデータを書き換えるために、トランスファ・トランジスタロ、、Q。そON状態にするとともに、書き込みドライバ(図

は省略する。

以下、この実施別の特徴を説明する。

共通語点 a. c間には入された低抗 R. に N型のトランジスク Q. が並列に接続され、共通語点 b. d間には入された低抗 R. に N型のトランジスタ Q. が並列に接続されている。トランジスタ Q. の るゲートはワード は W に 共適に接続されている。

次に、この支援別の動作を説明する。

(1) ストア状態において、ワード線Wは「し」レベルに設定され、トランジスタQ。. Q。はOFF状態になっているから、共通知点 a. c間は等値的に抵抗R。で接続されていることになる。したがって、抵抗R。(R。)と、トランジスタQ。. Q。(Q。)の各ゲート容量との最で定まる特定数が大きくなるから、3300に示した従来例と同様に、OFF状態になっているトランジスタのドレインにα線などが入射することによる共通部点は(c)の電位変動が抑えら

#### 不 2 天涯男

前記示し実性別では、トランジスタQ・、Q・にN型トランジスタを使用したが、これは第2回に示したようなP型トランジスタQ・・・Q・・至用いてもよい。ただし、トランジスタQ・・・Q・・のでは、マーマにおいけるとはになっているから、

# 排開昭63-166260(5)

ドロwの論理を过にしたフードは甲に接続される。 このような事で実施例によっても、釈迦した事( 実施判の場合と関係の効果を得ることができる。 (発明の効果)

以上のように、この発明によれば、メモリセル に含まれるフリップフロップの交差接続されるド レインとゲート間に、並列接続された抵抗R。

(Rょ) とトランジスター Q。(Q。)を挿入す るとともに、同記トランジスタQ。. Q。の各ゲ ートをワード編w(またはw)に接続したので、 ストア時には前記ドレインとゲート間の抵抗技が 高くなってソフトエラー刷量を高くすることがで き、また、ささ込み時には肩起ドレインとゲート 間の低抗値が低くなって過渡応答性を述くするこ とができる。

## 4. 図版の簡単な以明


第1回はこの発明の第1実施例に係る半導体と 也な双のノモリセルの構成を示した回路図、第2 団はこの発明の第2支統例に係る半導体記位設定 のノモリセルの構成を示した回路図、第3図はは

来の半導体記憶装定のメモリセルの構成を示した 回数図、京(図は耐記集集外の半之体記憶装立の 直设特性図、第5回は前記は決別のソフトエラー の以明因である。

囚において、Q。. Q。はトランスファ・トラ ンジスタ、Q,,Q.はドライバ・トランジスタ、 Q,, Q, はロード・トランジスク、Q,, Q, はトランジスタ、R. . R. は低抗、B. 百はピ ット級対、Wはワードは、a. b. c. d は共通 当点である。


なお、図中周一符号は同一または相当部分を示 T.

代理人



QぃQı:トランスファ・トランジスァ Q+: ドライバ・トランジスタ


W : 7 - FR




待開昭63-166260(6)


奔 4 図

क्रा ३ छ्य






**対 5 図 (本)** 



ক্ল ১ ৮খ (৮)



**BEST AVAILABLE COPY**